技術(shù)編號:6578572
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及通信,特別涉及一種多核環(huán)境下的補(bǔ)丁方法與補(bǔ)丁 裝置。背景技術(shù)多核技術(shù)已經(jīng)成為處理器技術(shù)發(fā)展的新方向,目前主流處理器廠商的路標(biāo)都是多核處理器。如RAZA公司推出的MIPS (Microprocessor Without Interlocked Pipeline Stages無互鎖管線階段的處理器)架構(gòu)的XLR732處理器 有8個核,每個核包含4個硬件線程(虛擬CPU, VCPU),總共有32個VCPU, OCETON公司的MIPS架構(gòu)的Cavium...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。