技術(shù)編號(hào)：6595121
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明的實(shí)施例總體上涉及信息處理領(lǐng)域，并且更具體地說，涉及在計(jì)算系統(tǒng)和微處理器中的多線程執(zhí)行領(lǐng)域。背景技術(shù)在過去幾十年間，通過對(duì)指令級(jí)并行性(ILP)的使用，單線程處理器已經(jīng)表現(xiàn)出顯著的性能提高。然而，這種并行性有時(shí)難以使用并且需要復(fù)雜的硬件結(jié)構(gòu)，而復(fù)雜的硬件結(jié)構(gòu)可能導(dǎo)致過高功耗和設(shè)計(jì)復(fù)雜性。此外，復(fù)雜性和功率的這種增加使得回報(bào)越來越小。 芯片多處理器(CMP)已經(jīng)成為前景看好的替代品，以在合理的功率預(yù)算下提供進(jìn)一步的處理器性能提高。附圖說明在附圖中以示例...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。