技術編號：6623578
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。，采用硬件描述語言VHDL設計而成，提供AES對稱密碼算法，符合Avalon總線接口規(guī)范，內(nèi)容包括（1）IP核接口及功能；（2）寄存器映射及功能；（3）數(shù)據(jù)處理狀態(tài)機設計及流程，采用硬件描述語言VHDL設計實現(xiàn)了AES算法，符合Avalon總線接口規(guī)范，可以和NiosII嵌入式處理器相連移植到不同型號的FPGA中，使得設計靈活方便，可以滿足信息安全領域?qū)?shù)據(jù)加解密的應用需求。專利說明—種基于Avalon接口的AES算法IP核的設計方法 [0001]本...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。