技術(shù)編號：6631676
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及微處理器驗(yàn)證技術(shù)，特別涉及一種在指令級隨機(jī)測試中支持增強(qiáng)聯(lián)合測試行動(dòng)組(Enhanced Joint Test Action Group，以下簡稱EJTAG)測試的方法。背景技術(shù) 指令級隨機(jī)測試是通用微處理器驗(yàn)證的常用方法，如圖1所示，通常包括五個(gè)部分指令庫11，指令模版12、產(chǎn)生引擎13、指令級模擬器14、仿真環(huán)境15。指令庫11中包含處理器支持的所有有效指令；指令模版12是一系列配置文件，用于進(jìn)行指令的配置、規(guī)范和過濾；產(chǎn)生引擎13可以有效支...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲(chǔ)備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。