技術(shù)編號(hào)：6631704
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及處理器領(lǐng)域，詳言之，涉及處理器內(nèi)部高速緩存機(jī)制。2.背景技術(shù)超級(jí)標(biāo)量處理器通過在時(shí)鐘周期內(nèi)同時(shí)執(zhí)行多個(gè)指令并通過指定與設(shè)計(jì)相符合的最短可能時(shí)鐘周期，而達(dá)成了高性能。在此所用的“時(shí)鐘周期”一詞指的是一時(shí)間間隔，在此時(shí)間間隔期間處理器的流水線各階段實(shí)現(xiàn)其預(yù)定的功能。當(dāng)時(shí)鐘周期結(jié)束，所得結(jié)果值移送至下一個(gè)流水線階段。具有時(shí)鐘的儲(chǔ)存裝置(例如寄存器、鎖存器、正反器等)可響應(yīng)于定義時(shí)鐘周期的時(shí)鐘信號(hào)，而獲取其值。為減少有效的存儲(chǔ)器等待時(shí)間，處理器通常包括有...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。