技術編號：6739742
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種處理器糾錯檢錯EDAC電路實現(xiàn)優(yōu)化方法，特別是使用二輸入異或門實現(xiàn)的糾錯檢錯EDAC電路優(yōu)化方法。背景技術EDAC電路的工作主要包括編碼和譯碼操作。在向存儲器的寫過程中完成數(shù)據(jù)的編碼操作，從存儲器讀出數(shù)據(jù)時，完成數(shù)據(jù)的譯碼操作。目前，用于輻射加固的存儲器、處理器采用的糾錯檢錯EDAC電路，多通過線性分組碼實現(xiàn)EDAC電路。采用線性分組碼實現(xiàn)的糾錯檢錯EDAC電路，在編碼過程中，生成待編碼信息數(shù)據(jù)的校驗位，校驗位與數(shù)據(jù)一同存儲在存儲器中。譯碼過...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。