技術(shù)編號(hào)：6754181
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用在同步存儲(chǔ)器中的鎖存電路，其具有內(nèi)部時(shí)鐘電路，用于產(chǎn)生和外部時(shí)鐘信號(hào)同步的內(nèi)部時(shí)鐘信號(hào)，以鎖存地址信號(hào)、命令信號(hào)以及數(shù)據(jù)信號(hào)，并其根據(jù)該內(nèi)部時(shí)鐘信號(hào)來(lái)輸入和輸出地址信號(hào)、命令信號(hào)以及數(shù)據(jù)信號(hào)。本發(fā)明還涉及包括該鎖存電路的同步存儲(chǔ)器。對(duì)于用在例如同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SDRAM)的現(xiàn)有同步存儲(chǔ)器中的鎖存電路，在規(guī)范中詳細(xì)定義了輸入信號(hào)的建立時(shí)間和保持時(shí)間，輸入和輸出引腳電容以及輸入和輸出幅度，從而在芯片內(nèi)部和外部之間的輸入/輸出接口操作在高...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。