技術編號：6778103
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種半導體存儲器及其更新控制電路，特別是，本發(fā)明涉及這樣一種半導體存儲器以及控制其更新的更新控制電路，這種半導體存儲器為存儲單元陣列是由與DRAM(動態(tài)隨機存取存儲器)相同的存儲單元構成，而且，從半導體存儲器外部來看時，是與SRAM(靜態(tài)隨機存取存儲器)同樣的方法操作的半導體存儲器，與SRAM具有互換性，在SRAM中，決定存儲單元寫入定時的寫入啟動信號相對于寫入地址非同步地被提供。并且，因為SRAM不需要如DRAM那樣，為了不斷保持存入存儲單元的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。