技術編號：6778663
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明的至少某些實施例涉及對集成電路中的控制寄存器的讀取訪問。技術背景寄存器式雙列直插存儲器模塊寄存器式DIMM (RDIMM)對雙列直插存儲 器模塊寄存器式DIMM (DIMM)上的地址和控制線進行緩沖以減少信號負載。 可將SSTE32882寄存時鐘驅動器設計為寄存器式緩沖器，以驅動用于DDR3(雙 倍數(shù)據(jù)速率3) RDIMM應用的地址和控制線。聯(lián)合電子裝置工程協(xié)會(JEDEC)提供界定用于SSTE32882的許多可配置 寄存器(控制字)的標準，例如"J...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。