技術(shù)編號：6804606
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體器件，更具體地說，涉及在半導(dǎo)體集成電路中形成電隔離結(jié)構(gòu)的工藝過程。硅的局部氧化(LOCOS)是硅集成電路中最常用的隔離技術(shù)。遺憾的是，LOCOS本身具有大的場氧化侵蝕(fieldoxideenuroachment)，這妨礙該技術(shù)被用于需要高的器件封裝密度的先進的集成電路。在標準的LOCOS工藝中，在硅片表面熱生長一薄層襯墊氧化物(padoxide)。然后在襯墊氧化物上淀積一氮化硅層。在此氮化硅層上制作光刻圖形，并進行腐蝕，以限定出隔離區(qū)和有...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。