技術(shù)編號：6816573
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明具體實(shí)施例系主要關(guān)于半導(dǎo)體裝置，及更特別是關(guān)于在多層集成電路的鄰近金屬化層的傳導(dǎo)線路間的貫孔之形成。背景技術(shù) 在集成電路于半導(dǎo)體技術(shù)的發(fā)展中，已存在朝向裝置規(guī)模放大之趨勢。放大或縮小尺寸增加電路性能，主要是藉由增加電路速度，及亦增加集成電路的功能復(fù)雜性。每芯片裝置的數(shù)目逐年增加。當(dāng)集成電路僅包括小數(shù)目的裝置每芯片時(shí)，該裝置可容易地在單一位準(zhǔn)相互連接，然而，容納更多裝置及增加的電路速度之需求已產(chǎn)生多位準(zhǔn)或多層相互連接的使用。在多層相互連接系統(tǒng)中，相互連...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。