技術(shù)編號：6820707
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導(dǎo)體集成電路及其一種設(shè)計方法，更具體地說其涉及一種利用一種自動設(shè)計及布線程序?qū)|塊宏配置于一個芯片的外圍部分而將硬件宏和標準單元配置于芯片的內(nèi)部的半導(dǎo)體集成電路，及其一種設(shè)計方法。近年來一種利用一個具有標準高度的標準單元的自動設(shè)計方法已被廣泛地應(yīng)用于在一種被稱為ASIC的半導(dǎo)體集成電路裝置的設(shè)計中。由于封裝標準，諸如防止閉鎖破壞，靜電破壞及噪聲之類的措施等原因，使得輸入端，輸出端，輸入/輸出端以及與之相關(guān)的外圍元件的設(shè)計比內(nèi)部芯片的設(shè)計有著...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。