技術(shù)編號(hào)：6823172
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及在制造雙極型集成電路中制作集電極引線和用以隔離集成電路中半導(dǎo)體元件的溝槽的方法，以及集電極引線，溝槽和集成電路。集電極引線、溝槽和集成電路主要應(yīng)用在射頻或其他要求元件有良好的特性的高速通訊中。在制造集成電路時(shí)，通常用所謂的LOCOS(硅的局部氧化)隔離與PN結(jié)隔離相結(jié)合來(lái)隔離集成電路的元件；例如，參見(jiàn)J.A.Appelset al.，“硅的局部氧化及其在半導(dǎo)體技術(shù)中的應(yīng)用(Local oxidationof Silicon and its app...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。