技術(shù)編號(hào):6834976
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及,例如可適用于晶體管或集成電路、存儲(chǔ)器的。背景技術(shù) 一直以來,作為一種制造半導(dǎo)體器件的技術(shù),將具有MOS(MetalOxide Semiconductor)結(jié)構(gòu)等的器件形成在SOI(Silicon on Insulatingsubstrate)襯底上。并且,為將元件之間隔離,用pn結(jié)隔離或氧化膜隔離(例如LOCOS(Local Oxidation ofSilicon)法等)等。還有,在專利文獻(xiàn)1特開平10-209446號(hào)公報(bào)中公開了降低硅襯底中的...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。