技術(shù)編號:6845015
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。方法本發(fā)明涉及可以用于半導(dǎo)體裝置的低介電常數(shù)絕緣膜,特別涉及通過等離子體處理絕緣膜降低介電常數(shù)的技術(shù)。背景技術(shù) 隨著半導(dǎo)體集成電路的高度集成化,由作為金屬配線之間的寄生電容的配線間電容增加引起的配線延緩時間的增大,妨礙半導(dǎo)體集成電路的高性能化。配線延緩時間與金屬配線的電阻和配線容量的乘積成比例。在降低配線延緩時間中,為減小金屬配線的電阻,可以使用導(dǎo)電率高的銅(Cu)取代現(xiàn)有的鋁(Al)。另一方面,為減小配線電容,可以考慮減小金屬配線之間形成的層間絕緣膜的介...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。