技術(shù)編號(hào)：6850036
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路器件，尤其涉及集成電路器件的柵極結(jié)構(gòu)及其形成方法。背景技術(shù) 利用多晶硅層?xùn)艠O以及多晶硅層和下方半導(dǎo)體襯底之間的二氧化硅柵極電電介質(zhì)制備MOS場(chǎng)效應(yīng)晶體管的柵極結(jié)構(gòu)，已是眾所周知。然而，具有二氧化硅制造的很薄的柵極電介質(zhì)的MOS場(chǎng)效應(yīng)晶體管可能會(huì)存在令人不能接受的柵極泄漏電流。如果二氧化硅柵極電介質(zhì)的厚度小于約40埃()，會(huì)經(jīng)過(guò)柵極電介質(zhì)到下方的溝道區(qū)發(fā)生直接隧穿，這會(huì)增大泄漏電流和功耗。用某些高k電介質(zhì)材料取代二氧化硅形成柵極電介質(zhì)可以...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。