技術編號：6851732
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及標準單元，標準單元方案的半導體集成電路器件，以及用于半導體集成電路器件的版圖設計方法。背景技術 標準單元方案是用于設計大規(guī)模集成電路(LSI)的技術之一。在標準單元方案中，通過預先制備被稱為“標準單元”的多種小規(guī)模電路、然后將其組合來構建預期的電路。在用于標準單元方案的LSI的版圖設計中，執(zhí)行應用了軟件工具的自動布局和布線(wiring)。在自動布局和布線方案的版圖設計中，按以下方式在短時間內(nèi)構建不同功能的各種電路，即在半導體襯底上布置標準單元并...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。