技術(shù)編號(hào)：6851951
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體元件的制造，特別是涉及一種多孔性、低介電常數(shù)介電質(zhì)的制造與制程。背景技術(shù) 隨著半導(dǎo)體元件的密度的增加，以及電路構(gòu)件的尺寸的縮減，電阻電容(RC)延遲時(shí)間對(duì)電路性能的影響日益提升。為了降低電阻電容延遲，需將傳統(tǒng)介電質(zhì)轉(zhuǎn)換成低介電常數(shù)介電質(zhì)。以這些低介電常數(shù)介電材料作為內(nèi)金屬介電質(zhì)(IMD)以及內(nèi)層介電質(zhì)(ILD)，特別有其效用。然而，低介電常數(shù)材料在制程期間，特別在制作內(nèi)連線的導(dǎo)電材料的制程期間，會(huì)引發(fā)一些問(wèn)題。一般利用高能量的電漿蝕刻制...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。