技術編號：6856056
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種具有低介電常數(shù)的高熱導(High ThermalConductivity)層的半導體組件制造方法，特別涉及一種可在半導體組件的內金屬介電層中，增加垂直熱導(Vertical Thermal Conductivity)的制造方法。對于集成電路的設計而言，連線的延遲對于操作速度的發(fā)展是一很重大的限制。為了減少信號傳播在連線中所造成的延遲，對于超大規(guī)模集成電路(VLSI)的設計而言，連線的延遲已借助利用多種介電常數(shù)較氧化硅層為低的新式絕緣材料而降低...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。