技術(shù)編號(hào)：6872352
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及，特別地涉及具有由高介電常數(shù)材料構(gòu)成的柵極絕緣膜的半導(dǎo)體裝置及其制造方法。背景技術(shù) 在作為大規(guī)模集成電路(LSI)的基本結(jié)構(gòu)電路的MIS(metal-insulator semiconductor金屬-絕緣層-半導(dǎo)體)FET(field-effecttransistor場(chǎng)效應(yīng)晶體管)中，以前按比例縮放原則實(shí)現(xiàn)了高集成化。在MISFET中，作為柵極氧化膜一直使用二氧化硅(SiO2)。但是，被認(rèn)為使用了SiO2的柵極絕緣膜在2.0nm左右的膜厚到達(dá)界...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。