技術(shù)編號(hào)：6873475
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路。本發(fā)明尤其涉及一種使用凸緣(bump)技術(shù)的半導(dǎo)體集成電路和一種用于測(cè)試半導(dǎo)體集成電路之間的連接狀態(tài)的方法。背景技術(shù) 隨著最近對(duì)諸如個(gè)人計(jì)算機(jī)(PC)、家用游戲設(shè)備和便攜終端之類(lèi)高性能高速度電子設(shè)備的需求，對(duì)用于電子設(shè)備的半導(dǎo)體集成電路中的更高密度和更多層的需求也在增加。增加半導(dǎo)體集成電路的密度的主流方法之一是形成單芯片設(shè)備，或?qū)⑺邢到y(tǒng)形成在單個(gè)芯片上(芯片上系統(tǒng)方法)。然而，一個(gè)芯片上多種功能會(huì)導(dǎo)致由于單個(gè)功能失效而引起的低成...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。