技術(shù)編號(hào):6891043
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用于一半導(dǎo)體裝置的成形方法及半導(dǎo)體裝置;特別是一種用 于一半導(dǎo)體裝置的成形方法及半導(dǎo)體裝置。背景技術(shù)隨著電子產(chǎn)品的功能及應(yīng)用演進(jìn)及消費(fèi)者對(duì)外形的要求,集成電路的封裝亦 日趨高密度且微小,甚而自二維向三維發(fā)展,是故業(yè)界研發(fā)出了晶圓級(jí)封裝(Wafer Level Package, WLP)、三維封裝、多晶片封裝(Multi-Chip Package)和系統(tǒng)級(jí)封 裝(System In Package)等封裝技術(shù)。而根據(jù)應(yīng)用需求的不同,可分為平面式...
注意:該技術(shù)已申請(qǐng)專(zhuān)利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專(zhuān)利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。