技術編號：6895142
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種制造半導體器件的方法，及控制系統(tǒng)。技術背景在近來的半導體元件中，在互連線中的信號傳輸延遲決定了元件 的操作速度。在互連線中的信號傳輸?shù)难舆t常數(shù)由互連線的電阻率和 相鄰的互連線之間的電容的乘積來表示。因此，鑒于提高元件的操作 速度，有如下的增長趨勢，即，使用介電常數(shù)小于傳統(tǒng)的二氧化硅(Si02) 膜的介電常數(shù)的低介電常數(shù)的材料作為絕緣夾層，并且使用具有小的 電阻率的銅(Cu)作為互連線。由大馬士革工藝形成使用銅作為互連材料的多層互連線。在大馬 ...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。