技術(shù)編號(hào)：6896763
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種功率晶體管布局方式(power transistor layout),尤其涉及一種高密度高效能功率晶體管布局方式。背景技術(shù)圖1顯示公知的功率晶體管10的布局方式。功率晶體管10可應(yīng)用于 功率轉(zhuǎn)換器(powerconverter)以作為電源管理的用途。在圖1所示的例子 中，功率晶體管10是由PMOS晶體管所實(shí)施。功率晶體管IO包含柵極11、 源極12、及漏極13。源極12具有多個(gè)阱接觸(well pickup contact) 15a及 多個(gè)源...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。