技術編號：6898571
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明主要涉及集成電路(IC)芯片制造，且更具體而言，涉及將用于形 成多孔電介質(zhì)的自組裝納米結構圖案化的方法及形成該多孔電介質(zhì)的方法。背景技術在集成電路(IC)芯片制造工業(yè)中，后段工藝(BEOL)互連已是改進的目標 以使電路延遲最小化。 一種減少電路延遲的方法是從常規(guī)的二氧化硅(Si02) 電介質(zhì)(介電常數(shù)(k)約為3.9)轉變?yōu)橹旅艿?k材料(1(<3.0)，例如氫化碳氧化 硅(SiCOH)。對于進一步的性能改進，需要減少更多的寄生電容(例如，k&...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。