技術(shù)編號：6901965
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導(dǎo)體器件的制造方法，尤其涉及一種在半導(dǎo)體器件中 形成隔離層的方法，該方法適用于對NMOS和PMOS不同地應(yīng)用襯層氮化 硅膜(liner silicon nitride film)，從而同時改善NMOS和PMOS的特性，其 中襯層氮化硅膜用于抑制在形成器件隔離層時產(chǎn)生的應(yīng)力的影響。背景技術(shù)近年來，由于半導(dǎo)體器件的大容量和高集成度，對于基于每一代的集成 度都翻倍提高的微制造技術(shù)的存儲單元的研究有了積極的發(fā)展。由于其中一 種技術(shù)用于實現(xiàn)半導(dǎo)體器件...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。