技術(shù)編號(hào)：6929205
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種提高N-阱到N-阱擊穿電壓的方法。 背景技術(shù)在半導(dǎo)體器件制造過程中，當(dāng)兩相鄰的阱均為N阱時(shí)，該兩相鄰N阱的結(jié)構(gòu)如圖1 所示，該兩相鄰N阱110和120設(shè)置在硅襯底130中，因N阱中的多子為電子，故導(dǎo)致該兩 相鄰N阱110和120間的漏電流和漏電擊穿概率會(huì)大于兩相鄰的P阱，為減小該兩相鄰N 阱110和120間的漏電流及其漏電擊穿概率，除了會(huì)在該兩相鄰N阱110和120間設(shè)置淺 溝槽隔離結(jié)構(gòu)HO(STI)外，還在淺溝槽隔離...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。