技術(shù)編號(hào)：6938571
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于一種半導(dǎo)體工藝，尤其涉及一種增加PMOS有效溝道長(zhǎng)度的方法。 背景技術(shù)在90nm工藝以下節(jié)點(diǎn)，由于柵極特征尺寸的縮小(譬如65nm)造成了嚴(yán)重的短溝 道效應(yīng)，使得器件的漏電流急劇升高。短溝道效應(yīng)就是MOSFET的闡值電壓隨著溝道長(zhǎng)度的 縮小而減小。如果在漏極加一個(gè)工作電壓，那么短溝道效應(yīng)會(huì)被加劇。短溝道效應(yīng)的結(jié)果 就是增大器件的漏電流。在CMOS VLSI工藝中，溝道長(zhǎng)度會(huì)因?yàn)楣に嚨脑蛴幸欢ǖ淖兓?因此，在器件設(shè)計(jì)中短溝道效應(yīng)是一個(gè)非常重要的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。