技術(shù)編號：6939944
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種基于嵌套式準(zhǔn)二階隨機(jī)配置法的工藝偏 差下互連線寄生電容提取方法。背景技術(shù)在集成電路制造工藝進(jìn)入納米尺度以后，互連線成為決定電路性能和可靠性的決 定性因素，互連線寄生效應(yīng)對電路性能的影響已經(jīng)成為電路設(shè)計(jì)者必須考慮的重要因素之 一 [1’2]。在納米工藝下，光刻、刻蝕、拋光過程中的工藝偏差造成了互連線幾何尺寸的偏差， 導(dǎo)致了互連線寄生電學(xué)參數(shù)的變化。幾何參數(shù)偏差使得傳統(tǒng)的互連線寄生參數(shù)提取無法準(zhǔn) 確的估計(jì)互連線寄生參數(shù)，從而...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。