技術(shù)編號：6955562
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域，尤其涉及。 背景技術(shù)通常，集成電路包含形成在襯底上的NMOS (η型金屬-氧化物-半導(dǎo)體)晶體管和 PMOS (ρ型金屬-氧化物-半導(dǎo)體)晶體管的組合。集成電路的性能與其所包含的晶體管的性能有直接關(guān)系。因此，希望提高晶體管的驅(qū)動電流以增強其性能。美國專利申請No. 20100038685Α公開了一種晶體管，在該晶體管的溝道區(qū)與源/ 漏區(qū)之間形成位錯，這種位錯產(chǎn)生拉應(yīng)力，該拉應(yīng)力提高了溝道中的電子遷移率，由此晶體管的驅(qū)動電流得以...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。