技術(shù)編號：6958656
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種集成電路，且特別是涉及一種包括中介層(interposers)的三維集成電路(3DIC)與其制法。背景技術(shù)各種電子元件(例如晶體管(transistors)、二極管(diodes)、電阻器 (resistors)、電容(capacitors)等等)的集積密度(integration density)已經(jīng)持續(xù)快速的提升。對大多數(shù)元件而言，集積密度的提升來自于不斷地降低特征結(jié)構(gòu)的尺寸(feature size)，以允許更多的元件整合于既定面積之中...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。