技術(shù)編號(hào)：7001083
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路制造，特別涉及一種。 背景技術(shù)在現(xiàn)有的CMOS工藝中，為了提高器件的性能，通常使用高k(介電常數(shù))柵介質(zhì)材料替代氧化硅材料作為CMOS器件柵介質(zhì)。高k柵介質(zhì)材料具有比氧化硅更高的介電常數(shù)， 可以在不減小物理厚度的情況下提高柵電容的大小，從而在不增加漏電的情況下，減小等效氧化層厚度(Equivalent Oxide Thickness，EOT)，提高器件性能。器件尺寸的進(jìn)一步縮小，要求EOT隨之減薄，2009年的ITRS要求2016年，EO...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。