技術編號：7001310
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于半導體集成電路制造，具體涉及一種快閃存儲器的電容結構和制備方法，尤其涉及一種基于金屬納米晶和高介電常數(shù)介質(zhì)構成其中新型異質(zhì)電荷俘獲層的柵疊層結構及制備方法。背景技術隨著半導體工藝技術的不斷發(fā)展，非揮發(fā)性快閃存儲器集成密度越來越高、操作電壓越來越低，這就驅(qū)使器件特征尺寸持續(xù)減小，在65 nm技術節(jié)點之后傳統(tǒng)的多晶硅浮柵結構出現(xiàn)了一系列的問題，極大地影響了器件存儲的性能，諸如擦寫速度慢，工作電壓高寸?；诜沁B續(xù)電荷俘獲機理(如納米晶、SONOS存儲器...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。