技術(shù)編號(hào):7096001
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域,且特別涉及。背景技術(shù)隨著集成電路特征線寬縮小到90nm以下,人們逐漸引入了高應(yīng)力氮化硅技術(shù)來提高載流子的電遷移率。通過在N/PM0S上面沉積高拉和高壓應(yīng)力氮化硅作為通孔刻蝕停止層(Contact Etch Stop Layer, CESL)。尤其是在65nm制程以下,為了同時(shí)提高N/PMOS的電遷移率,有時(shí)需要同時(shí)沉積高拉和高壓應(yīng)力氮化硅于不同的MOS上,而若NMOS之上有壓應(yīng)力層薄膜或者PMOS之上有拉應(yīng)力薄膜時(shí),都會(huì)對(duì)...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。