技術編號：7102707
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體(集成電路)制造后道工序封裝工序中的粘晶工序。背景技術在電子和半導體器件制造的自動生產過程中，其中粘晶工序中按要求拾取芯片并放置到指定位置，拾放精度直接影響到半導體器件的品質，拾放工作的速度決定生產效率的高低，芯片從晶圓盤分離的速度也影響著拾取速讀，當前電子技術的更新，芯片的規(guī)格也不斷發(fā)生變化。原有的生產工藝完成一個基島上的雙芯片(或多芯片)采用兩臺封裝設備(或多臺封裝)依次完成，這樣造成了二次氧化。例如圖I所示，現有芯片A，B需要封裝到框...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。