技術(shù)編號:7108965
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種動態(tài)記憶體(存儲器)結(jié)構(gòu)。尤其涉及一種具有斷開柵極而且電容單元與源極端共享的動態(tài)記憶體結(jié)構(gòu)。背景技術(shù)DRAM (dynamic random access memory)記憶體結(jié)構(gòu)單兀是一種由金屬氧化物半導(dǎo)體(metal oxide semiconductor, MOS)的晶體管串聯(lián)至一電容器(capacitor)所構(gòu)成的記憶體結(jié)構(gòu)單元。金屬氧化物半導(dǎo)體晶體管包含有柵極以及至少兩組的摻雜區(qū),分別作為漏極(source)或源極(drain)之用...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。