技術編號：7139555
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種銅制程(COPPER PROCESS)焊墊結構及其制造方法，特別是有關于一種集成電路制程中所使用的。背景技術 隨著集成電路的線寬尺寸的微小化趨勢，特別是0.25微米，乃至于0.13微米以下，組件的運算速度明顯受到金屬導線所造成的電阻電容延遲時間(Resistance Capacitance Delay Time；RC Delay Time)的影響，以致于降低其運算速度。因此，面對目前集成度(Integration)更高的電路設計，除了必須采用...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。