技術(shù)編號(hào)：7158232
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及芯片封裝領(lǐng)域，特別涉及。 背景技術(shù)隨著芯片的尺寸越來越小，功能越來越強(qiáng)，焊墊數(shù)目不斷增多，焊墊間距不斷變窄，相應(yīng)地，對(duì)芯片封裝提出了更高的要求。傳統(tǒng)的芯片封裝方法通常是采用引線鍵合(Wire Bonding)進(jìn)行封裝，但隨著芯片的飛速發(fā)展，晶圓級(jí)封裝(Wafer Level lockage，WLP)逐漸取代引線鍵合，在公開號(hào)為 US7459729B2的美國(guó)專利文件中，可以發(fā)現(xiàn)更多有關(guān)晶圓級(jí)封裝的資料，請(qǐng)參考圖1，現(xiàn)有的晶圓級(jí)封裝結(jié)構(gòu)，包括襯底2，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。