技術(shù)編號(hào)：7162453
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種具有高應(yīng)力類(lèi)金剛石無(wú)定形碳(DLC)側(cè)墻的MOSFET及其制造方法。背景技術(shù)從90nm CMOS集成電路工藝起，隨著器件特征尺寸的不斷縮小，以提高溝道載流子遷移率為目的應(yīng)力溝道工程(Strain Channel Engineering)起到了越來(lái)越重要的作用。多種單軸工藝誘致應(yīng)力被集成到器件工藝中去，也即在溝道方向引入壓應(yīng)力或拉應(yīng)力從而增強(qiáng)載流子遷移率，提高器件性能。例如，在90nm工藝中，采用嵌入式Si...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。