技術(shù)編號(hào):7167089
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種MOS器件的制備方法,具體是一種利用原子層沉積技術(shù)在S-鈍化的Ge襯底上制備等效氧化物厚度為亞納米的MOS器件的方法。背景技術(shù)隨著器件的尺寸持續(xù)縮小,發(fā)展與現(xiàn)存金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管 (Metal-oxide-semiconductor field-effect transistors, MOSFETs)工藝兼容的柵介電薄膜制備技術(shù),是微電子領(lǐng)域的一個(gè)重要任務(wù)。原子層沉積技術(shù)(Atomic Layer Deposition,ALD)是一...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。