技術編號：7169741
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種在半導體裝置等的電子器件中的。圖9(a)～(f)是表示在“CMP工序前”進行“退火”的以往例1的的各工序的剖面圖。首先如圖9(a)所示，在基板1上沉積SiO2絕緣膜2，接著在對蝕刻制動膜3進行成膜后，對由SiOF構成的層間絕緣膜4進行成膜。如后述，在層間絕緣膜4中設置用于埋入銅的槽。然后，如圖9(b)所示，在層間絕緣膜4上涂敷光刻膠后，進行曝光和顯影，并在布線槽形成區(qū)域上形成具有開口部的抗蝕掩模5。之后，利用抗蝕掩模5通過對層間絕緣膜4進行蝕...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。