技術編號：7195295
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及溝道(trench)隔離結(jié)構(gòu)、具有該結(jié)構(gòu)的半導體器件以及溝道隔離方法，尤其是涉及一種通過圓形化(rounding)溝道上部角并增加這些區(qū)域的氧化物量來防止駝峰(hump)現(xiàn)象和晶體管的反相窄寬度效應(inversenarrow width effect)的溝道隔離結(jié)構(gòu)。一個半導體器件各元件之間的隔離通常是通過局部硅氧化(LOCOS)和溝道隔離來實現(xiàn)的。在這兩者中，LOCOS方法的操作簡單，并能同時形成寬隔離薄膜和窄隔離薄膜。但是，在LOCOS方法...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。