技術(shù)編號：7206446
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明通常涉及電子元件的靜電放電(ESD)保護，更具體地，涉及半導體組件 和集成電路的ESD保護。背景技術(shù)目前的電子設(shè)備，尤其是半導體(SC)設(shè)備和集成電路(IC)存在由于靜電放電 (ESD)事件引起損害的危險。眾所周知，通過人或機器或兩者同時由于操作SC設(shè)備和 IC產(chǎn)生的靜電放電會產(chǎn)生過電壓。因此，通常會在SC設(shè)備和IC的輸入/輸出(I/O)和 其他端子之間提供ESD箝位器(電壓限制設(shè)備)。圖1是電路20的簡化的示意圖，其中ESD箝位器21設(shè)置在SC設(shè)備...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。