技術(shù)編號(hào):7213107
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明總體涉及半導(dǎo)體器件,例如高性能互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)電路,其每個(gè)包含至少一個(gè)n-溝道場(chǎng)效應(yīng)晶體管(n-FET)和至少一個(gè)p-溝道場(chǎng)效應(yīng)晶體管(p-FET)。更具體,本發(fā)明涉及CMOS電路,其每個(gè)包含至少一個(gè)具有柵極介質(zhì)層和金屬柵極導(dǎo)體的n-FET柵極疊層,和至少一個(gè)具有柵極介質(zhì)層和含硅柵極導(dǎo)體的p-FET柵極疊層,以及涉及用于形成該CMOS電路的方法。背景技術(shù) 在標(biāo)準(zhǔn)CMOS技術(shù)中,n-FET器件使用As(或其它施主)摻雜的n-型多晶硅...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。