技術(shù)編號(hào):7222454
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明的實(shí)施例涉及半導(dǎo)體制造的領(lǐng)域,特別是一種利用等離子氮化及等離子氮化后的二階段退火(PNA)制程而形成一氮氧化硅(SiOxNy) 柵極介電層,并將其并入柵極堆迭(gate stack)的方法。背景技術(shù)集成電路是由數(shù)百萬個(gè)主動(dòng)及被動(dòng)裝置所組成,而這些主動(dòng)及被動(dòng)裝 置是作為基礎(chǔ)構(gòu)件,例如電晶體、電容器及電阻器。電晶體通常包括源 極(source)、漏極(drain)以及柵極堆迭,而柵極堆迭的組成是于基板 (硅)上方形成一介電層(通常為二氧化硅;SiO2),...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。