技術(shù)編號:7230577
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種晶體管的測試結(jié)構(gòu)。 背景技術(shù)互補金屬氧化物半導(dǎo)體(CMOS )工藝技術(shù)是通過薄膜沉積技術(shù)(Thin Film Deposition)將導(dǎo)體、半導(dǎo)體及絕緣層等材料分層沉積于待制晶圓(wafer)表 面,以形成半導(dǎo)體器件如晶體管或電容等。在晶圓的制造過程中,針對半導(dǎo)體器件的測試樣本(sample )進行晶圓級 可靠性測試(WLR, Wafer Level Reliability )或封裝級可靠性測試(PLR, Package Level Reli...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。