技術(shù)編號：7231138
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路的制作，特別涉及一種可限制金屬層間介電 層龜裂的接合墊結(jié)構(gòu)。背景技術(shù)接合墊是介于容納在半導(dǎo)體芯片內(nèi)的集成電路及芯片封裝體之間的接 口。 一般來說，傳送電力、接地及輸入/輸出信號至芯片元件需要大量的接合 墊。因此，為了確保較高的芯片合格率，制作具有足夠高合格率的接合墊是 十分重要的。一般傳統(tǒng)的接合墊結(jié)構(gòu)包含由芯片元件末端延伸的金屬層，且該金屬層由通常是氧化硅的金屬層間介電層(inter-metal dielectric layer; ...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。