技術(shù)編號：7232280
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種制造半導(dǎo)體器件的方法，更具體涉及一種制造具有凹 槽柵極的半導(dǎo)體器件的方法。背景技術(shù)近年來隨著半導(dǎo)體器件的高度集成，結(jié)泄漏(junction leakage)已增加。 結(jié)泄漏是由于單元晶體管(cell transistors)的溝道長度減少以及襯底的離子 注入摻雜濃度增加所引起，導(dǎo)致電場增加。因此，難以保持具有典型平面 晶體管結(jié)構(gòu)的器件的刷新(refresh)特性。為了克服此困難，已經(jīng)引入三維凹槽(recess)柵極方法。該方法包括蝕 刻襯底有...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。