技術(shù)編號：7237446
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種封裝結(jié)構(gòu)其制造方法，特別是涉及一種可降低芯片之 間相互電》茲干擾，使封裝結(jié)構(gòu)具有高穩(wěn)定性、高產(chǎn)品品質(zhì)、小體積及低成 本等功效的具有多個芯片的。背景技術(shù)為了迎合市場的需求，近年來業(yè)界均致力于研發(fā)制造重量更輕、體積 更小的消費性電子產(chǎn)品，并且在電子裝置極度有限的空間中，加入更多功 能、線路更復雜的芯片。在半導體芯片的封裝制造程序中(即制程)中，一般 是將半導體芯片接合于基板上，并且將芯片電性連接于基板上，藉以將內(nèi)部的微電子元件及電路電性連接至外界...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。