技術(shù)編號：7238218
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及其中n溝道MIS (金屬絕緣體半導體)晶體管和p 溝道MIS晶體管被形成于同一襯底上的半導體器件，及其制造方法。背景技術(shù)已經(jīng)通過基于按比例縮小準則(scaling law)小型化MISFET實 現(xiàn)了對CMOS電路性能的改善。然而，目前，柵長度為50nm或更 小，其由于小型化而出現(xiàn)了很多問題。因此，為了進一步改善CMOS 電路的性能，需要提高溝道遷移率以及小型化的技術(shù)。作為增加遷移 率的手段，已經(jīng)提出了將應(yīng)變施加于溝道的方法、使用有別于常規(guī) (10...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。